¿Por qué los chips de IA fabricados en EE. UU. tienen que enviarse a Taiwán para su encapsulado?

Aunque algunas obleas de semiconductores de inteligencia artificial de alto rendimiento ya se producen en el propio territorio de EE. UU., debido a la alta concentración de la capacidad en los procesos posteriores, estos chips de semiconductores aún deben transportarse por mar desde el extranjero hacia Taiwán para realizar el embalaje avanzado. Si bien este modelo de división global del trabajo se basa en un sistema tecnológico maduro, también hace que el “embalaje avanzado” sea el cuello de botella más frágil en la cadena de suministro actual de la inteligencia artificial. Este video es un extracto y resumen de los puntos clave del documental de CNBC.

Importancia del embalaje de chips para la inteligencia artificial

Las cargas de trabajo de la inteligencia artificial requieren grandes cantidades de datos. Las tecnologías de embalaje avanzado (por ejemplo, CoWoS de TSMC o EMIB de Intel) permiten que los ingenieros coloquen la memoria de mayor ancho de banda directamente junto a los chips de cómputo en el mismo paquete. Se crea así un canal de comunicación de alta densidad y alta eficiencia, evitando los cuellos de botella en la transmisión de datos.

Cada chip de IA, ya sea una GPU o un ASIC personalizado, finalmente debe conectarse a una placa de circuito para poder funcionar en los racks de servidores. Las tecnologías de embalaje avanzado proporcionan las interconexiones necesarias; normalmente implican decenas de miles de microcables para asegurar que estos potentes chips puedan interactuar con el mundo exterior. Debido a que la tasa de crecimiento de la demanda de estas configuraciones de alta eficiencia y alta complejidad supera las expectativas, la capacidad limitada de esta tecnología de embalaje avanzado se ha convertido en el principal factor limitante de la industria.

El embalaje avanzado, clave para superar el muro de la memoria

La fabricación tradicional de semiconductores se centra en la miniaturización de los transistores, pero a medida que se acerca el límite físico de un solo chip, el embalaje avanzado se vuelve clave para romper el Muro de la Memoria. Al integrar en la misma placa base varios núcleos de cómputo y la memoria de alto ancho de banda, HBM (memoria de alto ancho de banda) en un mismo sustrato, se puede establecer un canal de comunicación de alta densidad y alta eficiencia, reduciendo la latencia de la transmisión de datos. La tendencia tecnológica actual está pasando del embalaje 2.5D a la integración 3D: esta última, mediante el apilamiento Die-to-Die “apilamiento vertical de chips”, acorta en gran medida la distancia física de transmisión de señales y permite integrar más capacidad de procesamiento dentro del espacio limitado de los centros de datos.

TSMC adopta el embalaje avanzado CoWoS para hacer frente al EMIB de Intel

Las dos principales fundiciones globales, TSMC e Intel, han desarrollado diferentes arquitecturas de embalaje para satisfacer la demanda de inteligencia artificial. La tecnología CoWoS (Chip on Wafer on Substrate) de TSMC utiliza una capa intermedia de silicio (Silicon Interposer) como puente intermedio, con una capacidad de cableado de altísima densidad; actualmente ya ha evolucionado hacia especificaciones como CoWoS-L, que respaldan apilamientos de memoria más grandes. Intel, por su parte, ha desarrollado la tecnología de puente de interconexión de múltiples chips embebidos (EMIB), que no usa una capa intermedia de tamaño completo; en cambio, inserta un puente de silicio local en el sustrato, con el objetivo de mejorar el aprovechamiento de los materiales y reducir costos. Ambas compañías también han presentado, respectivamente, las tecnologías SOIC y Foveros Direct, compitiendo por el liderazgo del mercado futuro de empaquetado 3D.

¿Cómo se resuelve el riesgo geográfico en la cadena de suministro?

En la actualidad, la capacidad de embalaje avanzado está altamente concentrada en Asia, especialmente en Taiwán y Corea del Sur. Esta concentración geográfica ha generado debates sobre la política exterior y la eficiencia logística; por ejemplo, algunos chips fabricados en EE. UU. todavía deben enviarse de regreso a Taiwán para realizar el último proceso. Esto no solo incrementa el tiempo de transporte, sino que también enfrenta riesgos potenciales a nivel regional y político. Para hacer frente a este fenómeno, TSMC planea establecer las primeras fábricas de embalaje avanzado en el estado de Arizona, en EE. UU., e Intel también está ampliando gradualmente sus operaciones de embalaje dentro del territorio estadounidense. Esto refleja que la industria de semiconductores intenta dispersar los nodos de producción para fortalecer la resiliencia de la cadena de suministro.

La velocidad de crecimiento de la demanda en el mercado de chips de inteligencia artificial supera las expectativas de inversión inicial de la industria, lo que provoca cuellos de botella de capacidad evidentes en la etapa de embalaje. Dado que empresas líderes como NVIDIA (NVIDIA) reservan la mayor parte de la capacidad CoWoS de TSMC, otros competidores y los desarrolladores de circuitos integrados de aplicación específica personalizada (ASIC) enfrentan desafíos al intentar conseguir capacidad. Para aliviar el hueco, las principales fundiciones de obleas y las fábricas de ensamblaje y prueba especializadas de terceros (OSAT) están aumentando rápidamente el gasto de capital, con la intención de satisfacer la demanda del mercado de tecnologías de interconexión de alto rendimiento mediante la expansión de equipos e instalaciones.

Este artículo, ¿Por qué los chips de IA fabricados en EE. UU. deben enviarse para ser embalados en Taiwán? apareció por primera vez en CadenaNews ABMedia.