Era de gran poder de cálculo de IA: competidores luchando por el dominio, la industria de chips nacional avanza en múltiples frentes acelerando avances

证券时报记者 王一鸣

La computación de IA se convierte en el punto de partida para reconfigurar la industria de los chips.

En los últimos años, debido al enlentecimiento de la Ley de Moore y a que el rendimiento de un solo chip ya no puede satisfacer la demanda explosiva de cómputo, la industria global ha evolucionado hacia dos vías para abrirse paso: el empaquetado avanzado y la integración de sistemas de supernodo. En este contexto, todos los eslabones de la cadena industrial de chips nacional, incluidos EDA (automatización del diseño electrónico), empaquetado avanzado, equipos de semiconductores y tecnologías de interconexión de alta velocidad, están acelerando su despliegue en el ámbito de la computación de IA.

Al hablar de las tendencias de la industria en el país, Wang Xiaolong, director del área de empresas de Ciness Research, dijo al reportero de Securities Times que, a medida que se profundiza la estrategia nacional de semiconductores bajo control propio y de manera independiente, aunque el proceso de fabricación esté limitado en cierto grado, la cadena industrial local aún puede abrir una ruta de desarrollo de semiconductores con características propias mediante “proceso de fabricación adecuado + empaquetado avanzado + optimización de sistemas y ecosistema”. Esto podría reducir las desventajas estructurales y los riesgos sistémicos que enfrenta China en la competencia de la próxima ola de IA y de computación avanzada.

La competencia de EDA se desplaza hacia la integración a nivel de sistema

Como está en el punto más alto de la cadena de la industria de chips, quienes se dedican a EDA sienten profundamente la tendencia de cómo la IA reconfigura el diseño de chips.

“De múltiples die a un supernodo, la complejidad a nivel de sistema no tiene precedentes. En el ámbito del hardware de IA, lo que los clientes enfrentan ya no es el desafío del diseño de un chip por sí solo, sino los riesgos sistémicos que traen el empaquetado avanzado Chiplet, la integración heterogénea, el almacenamiento de gran ancho de banda, la interconexión ultra rápida, las redes de potencia eficientes y las arquitecturas de centros de datos de IA. Esto incluye, por ejemplo, que por una consideración insuficiente de la disipación de calor el sistema completo se sobrecalienta y se deforma por curvatura; defectos en el diseño de la red de alimentación que hacen que en las uniones del empaquetado se produzca un fusible bajo carga alta; la falta de una perspectiva para la gestión de señales a nivel de sistema, que hace que un tape-out de varios millones de dólares no se encienda después del ensamblaje”, afirmó Lin Feng, fundador y presidente de Chips and Semiconductors, en una conferencia de lanzamiento reciente.

Lin Feng señaló que, para resolver los problemas anteriores, los proveedores de EDA necesitan establecer la filosofía de “integración y coordinación a nivel de sistema (STCO)”, logrando el diseño cooperativo en la computación, la red, la alimentación, el enfriamiento y la estructura del sistema.

Los tres gigantes globales de EDA han validado la tendencia de la industria mediante adquisiciones con “dinero real”. En 2025, Synopsys (350 mil millones de dólares) adquirió a Ansys, la mayor empresa global de simulación EDA, para complementar capacidades de simulación de multiphysical y fortalecer la capacidad de análisis de extremo a extremo, desde chips hasta sistemas.

Los fabricantes de chips de IA nacionales también están desplegando e invirtiendo activamente a nivel de ecosistema. Sun Guoliang, vicepresidente senior y director de producto en Muxi, presentó recientemente en el foro SEMICON que Muxi construye una matriz completa de productos GPU dentro de una arquitectura unificada de I+D, cubriendo escenarios como entrenamiento de IA, inferencia, renderizado gráfico e inteligencia científica; además, el paquete de software propio es totalmente compatible con el ecosistema principal y promueve activamente la construcción del ecosistema de código abierto.

Según Wang Xiaolong, un ecosistema de software sólido es crucial para mejorar la eficiencia de utilización del hardware, lo que acelerará el paso de los chips de IA nacionales de “sustituir y funcionar” a “ser propios y realmente útiles”. Por ejemplo, detrás de la popularidad de modelos de gran escala nacionales como DeepSeek y Qianwen, hay una gran mejora en la eficiencia de utilización de los chips de IA nacionales.

La tecnología clave del aumento de potencia de cómputo mediante unión híbrida

En el plano del hardware, en la era del gran cómputo de IA, cuando un solo chip se enfrenta a tres grandes cuellos de botella —consumo de energía, área y rendimiento— el empaquetado avanzado se ha convertido en el nuevo “portador” de la “Ley de Moore”. Tomando como ejemplo CoWoS de TSMC, cada generación integra más GPU, mayor HBM (memoria de alto ancho de banda) e interconexiones más potentes. Actualmente, incluidos gigantes de chips de IA como Nvidia y AMD, ya han logrado incrementos de cómputo entre categorías mediante tecnologías de empaquetado avanzado.

En el foro SEMICON de este año, Guo Xiaochao, director de marketing del negocio de servicios de foundry de Wuhan Xin Xin Integrated Circuit Co., Ltd., habló sobre las tendencias más recientes de la industria. Señaló que el mercado de empaquetado avanzado, en particular en el ámbito 2.5D/3D, se está expandiendo rápidamente. Las soluciones principales de la industria han evolucionado de CoWoS-S hacia CoWoS-L, SoW y 3.5D XDSiP; el tamaño de integración sigue aumentando, y la unión híbrida es la clave para lograr interconexiones de alta densidad, además de ser una tecnología clave para elevar la potencia de cómputo. Para ello no solo se requiere un avance del proceso, sino también una cooperación conjunta entre metodologías de diseño, materiales y equipos.

En el plano de equipos nacionales, Beijing North Huachuang (002371) publicó recientemente un equipo de unión híbrida de oblea a oblea de 12 pulgadas (D2W). Según se informa, este equipo se enfoca en los requisitos extremos para la interconexión de chips en todo el ámbito de aplicaciones 3D, como SoC, HBM y Chiplet, y supera desafíos críticos de proceso como la manipulación sin daños de chips ultrafinos a escala de micras, el alineamiento de precisión ultra alta a escala nanométrica y el encolado/pegado estable de alta calidad sin vacíos. Logró un mejor equilibrio entre la precisión de alineamiento a escala nanométrica y la capacidad de producción de unión de alta velocidad, convirtiéndose en el fabricante nacional que completó primero la validación del proceso del cliente para equipos D2W de unión híbrida.

también presentó en el foro SEMICON una serie de 3D IC, que abarca múltiples productos nuevos como unión por fase fundida y desprendimiento por láser. La prioridad se centra en aplicaciones relacionadas con integración heterogénea de Chiplet, apilamiento tridimensional y HBM.

En los últimos años, los equipos de unión híbrida se han convertido en el segmento de más rápido crecimiento dentro del equipamiento de semiconductores. Yole, una consultora de mercado, predice que para 2030 su tamaño de mercado global superará los 1,700 millones de dólares, y que la CAGR anual del equipo de unión híbrida D2W se prevé tan alta como 21%.

No obstante, también se indicó por parte de responsables de empresas de equipos de semiconductores de gran escala que, aunque el mercado de equipos de unión híbrida registra una tasa de crecimiento acelerada, también enfrenta desafíos como precisión de alineamiento, entornos limpios, tolerancia a la curvatura y capacidad de acomodación. Al mismo tiempo, en diferentes escenarios de aplicación para la unión híbrida existen diferencias en la elección de materiales de interfaz. La combinación de materiales dieléctricos como SiCN (material amorfo) con cobre tiene sus propios pros y contras; la forma superficial, el control de partículas y la curvatura de la oblea afectan directamente el rendimiento de la unión. La integración tridimensional depende de la cooperación general de la industria.

Se publica el libro blanco del sistema técnico de supernodos

Otra vía para expandir la capacidad de cómputo de IA es la integración de sistemas de supernodos. Mediante tecnologías de interconexión de alta velocidad, las unidades de cómputo se extienden desde supernodos a nivel de nodo único o de gabinete (cientos de chips de IA) hasta supernodos a nivel de clúster (decenas de millones de chips de IA). La combinación de supernodos con empaquetado avanzado da origen a una “supercomputadora” compuesta por gran cantidad de chips de IA, HBM, redes de interconexión de alta velocidad y sistemas de disipación de calor con enfriamiento por líquido.

Grandes fabricantes en el país también tienen innovaciones y avances en el área de supernodos. El 26 de marzo, en la conferencia anual del foro Zhongguancun (000931), en Beijing, Ziguang Xunlei (603019) presentó el primer supernodo scaleX40 del mundo en formato inalámbrico tipo “caja de cables”. Según se explicó, los supernodos tradicionales dependen de interconexiones de fibra óptica y de cables de cobre, y en general presentan problemas como ciclos de despliegue largos, complejidad en operaciones y mantenimiento y demasiados puntos de falla. scaleX40 utiliza una arquitectura de interconexión primaria de cables inalámbricos ortogonales, logrando la conexión directa por acoplamiento entre nodos de cómputo y nodos de conmutación, eliminando desde la raíz las pérdidas de desempeño y los riesgos operativos asociados con los cables.

scaleX40 integra 40 GPUs en un solo nodo. La potencia de cómputo total supera 28 PFlops; la memoria total visible de HBM es superior a 5 TB; el ancho de banda total de acceso a memoria supera 80 TB/s, formando unidades de cómputo de alta densidad que satisfacen las necesidades de entrenamiento e inferencia de modelos de gran escala con billones de parámetros.

El vicepresidente senior de Ziguang Xunlei, Li Bin, dijo que el significado del scaleX40 no se limita a la mejora del rendimiento; su valor radica también en la reconfiguración de la lógica de entrega del cómputo, impulsando el cómputo desde la “construcción de ingeniería” hacia un “suministro orientado a producto”, reduciendo de manera significativa el umbral de uso del cómputo de alto nivel y el costo de implementación.

A nivel de la industria, el 29 de marzo, el “Libro blanco sobre el sistema técnico de supernodos” (en adelante, el “Libro blanco”), completado conjuntamente por el Shanghai AI Laboratory y empresas de toda la cadena de la industria de IA como Qiyixingmoer, Muxi y Jietiao Xingchen, se publicó oficialmente. El objetivo del libro blanco es, para el despliegue a escala de supernodos, abordar problemas centrales como la coordinación difícil entre heterogeneidades, la baja eficiencia de planificación entre dominios y la complejidad del despliegue orientado a ingeniería, proporcionando orientación teórica desde la práctica industrial.

Qiyixingmoer considera que el valor de los supernodos en el futuro se reflejará más en si pueden organizar en una sola unidad de sistema unificada y coordinada los recursos de cómputo, almacenamiento, interconexión, planificación y tiempo de ejecución, manteniendo además a gran escala altas tasas de ancho de banda, baja latencia, alta utilización y capacidad de expansión sostenible. Los supernodos ya no serán solo “una combinación de más chips aceleradores”, sino una nueva unidad arquitectónica que determina si el sistema puede mantener una coordinación efectiva en condiciones de gran escala.

(Director editorial: Dong Pingping)

     【Aviso legal】Este artículo solo representa el punto de vista personal del autor y no tiene relación con Hexun. El sitio de Hexun se mantiene neutral con respecto a las afirmaciones y juicios de opinión presentados en el texto, y no ofrece ninguna garantía expresa o implícita sobre la exactitud, confiabilidad o integridad de los contenidos incluidos. Se recomienda a los lectores que lo consideren únicamente como referencia y que asuman toda la responsabilidad por su cuenta. Correo electrónico: news_center@staff.hexun.com

Reportar