Хотя часть высокопроизводительных кремниевых пластин для ИИ уже производится на территории США, из-за сильной концентрации мощностей на поздних этапах производственного процесса эти полупроводниковые чипы все равно должны пересекать океан и доставляться на Тайвань для выполнения передовой упаковки. Хотя такая модель глобального разделения труда опирается на зрелую технологическую базу, она также делает «передовую упаковку» сегодня самым уязвимым узким местом в цепочке поставок ИИ; этот материал взят из дайджеста ключевых моментов документального проекта CNBC.
Важность упаковки чипов для искусственного интеллекта
Рабочая нагрузка ИИ требует большого объема данных. Передовые технологии упаковки (например, CoWoS компании TSMC или EMIB компании Intel) позволяют инженерам размещать высокоскоростную память прямо рядом с вычислительным чипом в одной и той же упаковке. Это создает плотный и эффективный канал связи, тем самым избегая узкого места при передаче данных.
Каждый AI-чип — будь то GPU или заказная ASIC — в конечном итоге должен быть подключен к печатной плате, чтобы работать в стойках серверов. Передовые технологии упаковки обеспечивают необходимые соединения, которые обычно включают десятки тысяч микроскопических проводников, чтобы эти мощные чипы могли взаимодействовать с внешним миром. Поскольку темпы роста спроса на эти высокопроизводительные и сложные конфигурации оказались выше ожиданий, ограниченная производственная мощность такой передовой упаковки стала основным фактором ограничения в отрасли.
Передовая упаковка — ключ к прорыву «стены памяти»
Традиционное полупроводниковое производство фокусируется на миниатюризации транзисторов, но по мере приближения физического предела у отдельного чипа Advanced Packaging «передовая упаковка» становится ключом к прорыву Memory Wall «стены памяти». За счет того, что несколько вычислительных ядер и High Bandwidth Memory, HBM (высокоскоростная память) упаковываются на одном и том же носителе, можно создать высокоплотный и высокоэффективный канал связи, снижая задержку передачи данных. Текущие технологические тенденции движутся от 2.5D-паковки к 3D-интеграции: последняя за счет Die-to-Die stacking «вертикальной штабелировки чипов» значительно сокращает физическое расстояние передачи сигналов, позволяя интегрировать более высокую вычислительную эффективность в ограниченное пространство дата-центров.
TSMC использует передовую упаковку CoWoS, чтобы противостоять EMIB компании Intel
Два крупнейших в мире контрактных производителя TSMC и Intel разработали разные архитектуры упаковки под спрос со стороны ИИ. Технология CoWoS (Chip on Wafer on Substrate), используемая TSMC, применяет слой кремния-посредника (Silicon Interposer) в качестве промежуточного мостика и обладает очень высокой плотностью разводки; сейчас она уже эволюционировала до спецификаций вроде CoWoS-L, поддерживающих более крупные стеки памяти. Intel разработала технологию встраиваемых мостов межсоединений для многочиповых компонентов (EMIB): она не использует полноразмерный промежуточный слой, а вместо этого встраивает локальные кремниевые мостики в подложку, чтобы повысить эффективность использования материалов и снизить стоимость. Обе компании также отдельно представили технологии SOIC и Foveros Direct, конкурируя за лидерство на рынке будущей 3D-упаковки.
Как «безубыточно» решить географические риски цепочки поставок?
В настоящее время производственные мощности для передовой упаковки сильно сосредоточены в Азии, особенно на Тайване и в Южной Корее. Такая географическая концентрация порождает дискуссии о геополитике и логистической эффективности: например, некоторые чипы, произведенные в США, все равно должны быть отправлены обратно на Тайвань для выполнения последней операции, что не только увеличивает время перевозки, но и связано с потенциальными региональными и политическими рисками. В ответ на это явление TSMC планирует открыть в США, в штате Аризона, первые заводы по передовой упаковке, а Intel также постепенно расширяет свои упаковочные операции на территории США. Это отражает попытку полупроводниковой отрасли диверсифицировать производственные узлы, чтобы повысить устойчивость цепочки поставок.
Темпы роста спроса на рынок ИИ-чипов превышают ожидания инвестиций на начальном этапе отрасли, из-за чего в упаковочном звене возникает заметный производственный дефицит. Поскольку такие ведущие компании, как NVIDIA, заранее бронируют большую часть производственных мощностей CoWoS у TSMC, другим конкурентам и разработчикам заказных интегральных схем специального назначения (ASIC) приходится сталкиваться с трудностями при попытках получить мощности. Чтобы закрыть этот разрыв, основные производители полупроводниковых пластин по контракту и третьесторонние специализированные компании по корпусированию и тестированию (OSAT) быстро увеличивают капитальные расходы, пытаясь удовлетворить рыночный спрос на высокопроизводительные технологии взаимосоединений за счет расширения оборудования и производственных площадей.
Почему «сделанные в США» AI-чипы нужно отправлять на Тайвань для упаковки? Этот материал впервые появился в «цепочечных новостях» ABMedia.
Отказ от ответственности: Информация на этой странице может поступать от третьих лиц и не отражает взгляды или мнения Gate. Содержание, представленное на этой странице, предназначено исключительно для справки и не является финансовой, инвестиционной или юридической консультацией. Gate не гарантирует точность или полноту информации и не несет ответственности за любые убытки, возникшие от использования этой информации. Инвестиции в виртуальные активы несут высокие риски и подвержены значительной ценовой волатильности. Вы можете потерять весь инвестированный капитал. Пожалуйста, полностью понимайте соответствующие риски и принимайте разумные решения, исходя из собственного финансового положения и толерантности к риску. Для получения подробностей, пожалуйста, обратитесь к
Отказу от ответственности.
