Tại sao các chip AI sản xuất tại Mỹ lại cần được vận chuyển sang Đài Loan để đóng gói?

Ngay cả khi một số dây chuyền sản xuất wafer AI hiệu năng cao đã được sản xuất tại chính nước Mỹ, do bị giới hạn bởi năng lực sản xuất của khâu công đoạn sau (post-processing) vốn tập trung cao độ, các chip bán dẫn này vẫn phải được vận chuyển vượt biển sang Đài Loan để thực hiện công đoạn đóng gói tiên tiến. Dù mô hình phân công lao động toàn cầu này được xây dựng trên một hệ thống công nghệ đã trưởng thành, nó cũng khiến “đóng gói tiên tiến” trở thành điểm nghẽn dễ tổn thương nhất trong chuỗi cung ứng AI hiện nay; đoạn trích trong video tài liệu của CNBC, tổng hợp các ý chính.

Tầm quan trọng của đóng gói chip đối với trí tuệ nhân tạo

Các tác vụ của trí tuệ nhân tạo cần rất nhiều dữ liệu. Các công nghệ đóng gói tiên tiến (ví dụ như CoWoS của TSMC hoặc EMIB của Intel) giúp các kỹ sư đặt trực tiếp bộ nhớ băng thông cao vào cạnh các chip tính toán trong cùng một gói. Điều này tạo ra một kênh liên lạc mật độ cao, hiệu quả cao, từ đó tránh được tình trạng nghẽn do truyền dữ liệu.

Mỗi chip AI, dù là GPU hay ASIC tùy chỉnh, cuối cùng đều phải được kết nối với bo mạch để hoạt động trong các rack máy chủ. Công nghệ đóng gói tiên tiến cung cấp các mối liên kết cần thiết, thường liên quan đến hàng chục nghìn dây dẫn vi mô để đảm bảo các chip mạnh mẽ này có thể tương tác với thế giới bên ngoài. Do tốc độ tăng trưởng của nhu cầu đối với các cấu hình hiệu năng cao, phức tạp này vượt quá dự đoán, năng lực sản xuất của công nghệ đóng gói tiên tiến bị giới hạn đã trở thành yếu tố hạn chế chính trong ngành.

Đóng gói tiên tiến là chìa khóa để vượt “bức tường bộ nhớ”

Sản xuất bán dẫn truyền thống tập trung vào việc thu nhỏ transistor, nhưng khi giới hạn vật lý của một chip đơn lẻ tiến sát đến mức tối đa, Advanced Packaging “đóng gói tiên tiến” trở thành chìa khóa để vượt Memory Wall “bức tường bộ nhớ”. Bằng cách đóng gói chung trên cùng một đế nền nhiều lõi tính toán và High Bandwidth Memory, HBM (bộ nhớ băng thông cao), có thể xây dựng một kênh liên lạc mật độ cao và hiệu quả, giảm độ trễ truyền dữ liệu. Xu hướng công nghệ hiện tại đang chuyển từ đóng gói 2.5D sang tích hợp 3D; công nghệ sau rút ngắn đáng kể khoảng cách truyền tín hiệu về mặt vật lý nhờ Die-to-Die stacking “xếp chồng chip theo chiều dọc”, qua đó tích hợp hiệu năng xử lý cao hơn trong không gian hạn chế của trung tâm dữ liệu.

TSMC áp dụng đóng gói tiên tiến CoWoS để đối đầu EMIB của Intel

Hai “gã khổng lồ” về gia công chip hàng đầu toàn cầu là TSMC và Intel đã phát triển các kiến trúc đóng gói khác nhau nhằm đáp ứng nhu cầu AI. Công nghệ CoWoS (Chip on Wafer on Substrate) mà TSMC sử dụng dùng lớp xen kẽ silicon (Silicon Interposer) làm “cầu” trung gian, có khả năng đi dây mật độ cực cao; hiện đã tiến hóa đến các cấu hình như CoWoS-L để hỗ trợ xếp chồng bộ nhớ lớn hơn. Intel thì phát triển công nghệ liên kết cầu đa chip nhúng (EMIB), không dùng lớp trung gian có kích thước đầy đủ mà thay vào đó nhúng các “cầu” silicon cục bộ vào trong đế nền, nhằm nâng cao mức sử dụng vật liệu và giảm chi phí. Hai công ty cũng lần lượt giới thiệu các công nghệ SOIC và Foveros Direct, cạnh tranh vị trí dẫn đầu trên thị trường đóng gói 3D trong tương lai.

Rủi ro địa chính trị trong chuỗi cung ứng sẽ được “hòa vốn” thế nào?

Hiện năng lực đóng gói tiên tiến tập trung cao ở châu Á, đặc biệt là Đài Loan và Hàn Quốc. Sự tập trung cao về mặt địa lý này làm dấy lên thảo luận về chính trị địa phương và hiệu quả logistics; ví dụ như một số chip được sản xuất tại Mỹ vẫn phải quay về Đài Loan để thực hiện công đoạn cuối cùng, điều này không chỉ kéo dài thời gian vận chuyển mà còn đối mặt với các rủi ro địa bàn và rủi ro chính trị tiềm ẩn. Để ứng phó với hiện tượng này, TSMC có kế hoạch xây dựng nhà máy đóng gói tiên tiến đầu tiên tại bang Arizona của Mỹ, và Intel cũng dần mở rộng hoạt động đóng gói tại chính nước Mỹ. Động thái này phản ánh việc ngành công nghiệp bán dẫn đang cố gắng phân tán các điểm sản xuất nhằm tăng cường độ bền vững của chuỗi cung ứng.

Tốc độ tăng trưởng nhu cầu của thị trường chip AI vượt quá dự kiến đầu tư ban đầu của ngành, dẫn đến xuất hiện rõ ràng tình trạng nghẽn năng lực ở khâu đóng gói. Do các doanh nghiệp dẫn đầu như NVIDIA đặt trước hầu hết năng lực CoWoS của TSMC, các đối thủ cạnh tranh khác và các nhà phát triển mạch tích hợp ứng dụng đặc thù (ASIC) gặp thách thức khi tranh giành năng lực. Để giảm bớt khoảng trống thiếu hụt, các nhà máy gia công wafer chủ lực và các nhà máy đóng gói thử nghiệm chuyên nghiệp bên thứ ba (OSAT) đang nhanh chóng tăng chi tiêu vốn, cố gắng đáp ứng nhu cầu của thị trường về công nghệ liên kết hiệu năng cao thông qua việc mở rộng thiết bị và nhà xưởng.

Bài viết này Vì sao chip AI sản xuất tại Mỹ phải được vận chuyển sang Đài Loan để đóng gói? lần đầu xuất hiện ở Chuỗi Tin tức ABMedia.